अंकीय तर्क, आँकड़ा परिवर्तक एवं अंतर्निहित तंत्र

GATE यंत्रीकरण अभियांत्रिकी (IN) पेपर का खंड 7। संवेदक का संसार अनुरूप व सतत है; इस खंड के बाद जो कुछ भी है — माइक्रोकंट्रोलर, डेटा-लॉगर, IoT नोड — वह अंकीय व विविक्त है, और यह खंड दोनों के बीच का सेतु है। पहले संयोजी तर्क (संख्या-पद्धतियाँ, गेट न्यूनीकरण, बहुसंकेतक, IC कुल) और अनुक्रमिक तर्क (फ्लिप-फ्लॉप, काउंटर, परिमित अवस्था मशीनें) शब्दावली के रूप में; फिर अनुरूप अग्र-छोर व परिवर्तक — ADC व DAC — जो किसी अनुरूप वोल्टेज व अंकीय शब्द के बीच शाब्दिक पार-बिंदु हैं, उन विशिष्टताओं सहित जो तय करती हैं कि वह पार-गमन कितना निष्ठावान है; और अंत में अंतर्निहित तंत्र व आँकड़ा-अर्जन परत जो परिवर्तक को पढ़ती है, तर्क चलाती है व परिणाम बताती है — वह परत जहाँ अब बढ़ती मात्रा में बोर्ड-पर AI संवेदक-रैखिकीकरण व अंशांकन करता है जो पहले लुकअप-सारणी करती थी।

1. संख्या-पद्धतियाँ, संयोजी तर्क व IC कुल

संयोजी तर्क में कोई स्मृति नहीं होती: निर्गम केवल वर्तमान निवेशों पर निर्भर है। बूलियन फलन न्यूनीकरण (कुछ चरों हेतु कार्नो मानचित्र से, अधिक हेतु क्वाइन-मैक्लस्की विधि से) किसी सत्य-सारणी को न्यूनतम योग-गुणनफल या गुणनफल-योग तक घटाता है, जो सीधे मायने रखता है क्योंकि कम गेट का अर्थ है कम विलंब, कम शक्ति व त्रुटि छुपने के कम स्थान। बहुसंकेतक (मल्टीप्लेक्सर) कई आँकड़ा-निवेशों में से एक को चयन-रेखाओं के नियंत्रण में एकल निर्गम पर चुनता है; विसंकेतक (डीमल्टीप्लेक्सर) उल्टा करता है, एक निवेश को कई निर्गमों में से एक तक भेजता है — और पर्याप्त बड़ा बहुसंकेतक अपनी चयन-रेखाओं के किसी भी बूलियन फलन को अलग गेट-जाल के बिना सीधे कार्यान्वित कर सकता है।

IC तर्क कुल, हर एक की विशिष्टता से
कुलकिससे बनाजाना जाता है
TTLद्विध्रुवी ट्रांजिस्टरअच्छी गति, मध्यम शक्ति, पुराना मानक
CMOSपूरक MOSFETअत्यंत कम स्थैतिक शक्ति, उच्च रव उपांत, अब प्रभावी
ECLद्विध्रुवी, असंतृप्ततीनों में सबसे तेज़, सर्वाधिक शक्ति-मूल्य पर
🎯 CMOS ने लगभग हर जगह TTL को क्यों हटाया
CMOS गेट पूरक पुल-अप (PMOS) व पुल-डाउन (NMOS) जालों से इस प्रकार बना है कि किसी भी तर्क-अवस्था में ठीक एक जाल चालू रहता है और दूसरा बंद — अतः स्थैतिक (DC) धारा, और उसके साथ स्थैतिक शक्ति, लगभग शून्य होती है। TTL की द्विध्रुवी संरचना में यह गुण नहीं है, और वह सदा कुछ स्थिर धारा खींचती है। यही एक तथ्य है जिस कारण बैटरी-चालित व उच्च-सघनता अंकीय यंत्रीकरण आज लगभग अपवाद रहित CMOS में बनाई जाती है।

2. अनुक्रमिक परिपथ व परिमित अवस्था मशीनें

अनुक्रमिक परिपथ का निर्गम वर्तमान निवेश और वर्तमान अवस्था, दोनों पर निर्भर है, जो फ्लिप-फ्लॉप में संचित है। SR लैच मूल है; D फ्लिप-फ्लॉप घड़ी-किनारे पर प्रस्तुत मान को ठीक-ठीक संचित करता है (रजिस्टरों का मुख्य आधार); JK फ्लिप-फ्लॉप SR लैच के निषिद्ध निवेश-स्थिति को हल करता है और टॉगल हेतु तार-बद्ध किया जा सकता है; T फ्लिप-फ्लॉप हर घड़ी पर टॉगल करता है और द्विआधारी काउंटर का स्वाभाविक निर्माण-खंड है। शिफ़्ट रजिस्टर अपने संचित बिट हर घड़ी पर एक स्थान खिसकाता है — क्रमिक-निवेश-क्रमिक-निर्गम, क्रमिक-निवेश-समांतर-निर्गम, व उलटे जोड़े — और यह क्रमिक व समांतर आँकड़े के बीच रूपांतरण का मानक तरीका है।

  • मूर मशीन का निर्गम केवल वर्तमान अवस्था पर निर्भर है।
  • मीली मशीन का निर्गम वर्तमान अवस्था और वर्तमान निवेश दोनों पर निर्भर है, अतः यह उसी घड़ी-चक्र में प्रतिक्रिया दे सकती है।
  • काउंटर सबसे सरल परिमित अवस्था मशीन है: उसका 'निवेश' केवल घड़ी है, और उसकी अवस्थाएँ स्वयं गणना-अनुक्रम हैं।
🧠 समय-आरेख पर मूर व मीली में भेद
समय-आरेख पर, मीली निर्गम निवेश बदलते ही, चक्र के बीच में भी बदल सकता है, क्योंकि यह सीधे उस निवेश का फलन है; मूर निर्गम केवल घड़ी-किनारे पर ही बदलता है, क्योंकि यह केवल अवस्था-रजिस्टर का फलन है। यदि आरेख में कोई निर्गम-किनारा घड़ी-किनारे के बजाय निवेश-किनारे से मेल खाता दिखे, तो मशीन मीली है।

एक-शॉट के रूप में विन्यस्त एकस्थिर टाइमर IC और स्वतः-चालित अस्थिर टाइमर दोनों विलंब या घड़ी उत्पन्न करने हेतु मानक निर्माण-खंड हैं, पर विशेष-निर्मित काउंटर — रिपल (अतुल्यकालिक, सस्ता, पर चरण-दर-चरण संचित प्रसार-विलंब सहित) या तुल्यकालिक (सभी फ्लिप-फ्लॉप एक साथ घड़ी-चालित, तेज़, अधिक हार्डवेयर) — सामान्य चयन है जब गणना-मान स्वयं, केवल विलंब नहीं, शेष तंत्र के लिए मायने रखता है।

3. अनुरूप अग्र-छोर व आँकड़ा परिवर्तक

अनुरूप अग्र-छोर संकेत को किसी परिवर्तक तक पहुँचने से पहले तैयार करता है: अनुरूप बहुसंकेतक कई चैनलों के बीच एक ADC साझा करता है; प्रोग्रामेबल-लब्धि प्रवर्धक हर चैनल को उसके मौलिक संकेत-स्तर से निरपेक्ष होकर परिवर्तक की पूरी परास प्रयोग करने हेतु मापित करता है; प्रतिचयन-धारण (सैंपल-होल्ड) परिपथ रूपांतरण की अवधि हेतु संकेत को स्थिर रखता है, क्योंकि अधिकांश ADC संरचनाओं को काम के दौरान स्थिर निवेश चाहिए।

ADC संरचनाएँ, उनके विनिमय से पहचानी गईं
प्रकारसिद्धांतशक्ति / दुर्बलता
क्रमिक सन्निकटन (SAR)लूप में DAC प्रयोग करते हुए द्विआधारी खोजअच्छा गति-विभेदन संतुलन, n बिट हेतु n घड़ी-चक्र
समाकलनी (द्वि-प्रवणता)निवेश समाकलित करें फिर संदर्भ, समय-अनुपात गिनेंउत्कृष्ट रव-अस्वीकृति, अत्यंत धीमा
फ्लैशहर कोड-स्तर हेतु एक तुलनित्र, सब एक साथसंभवतः सबसे तेज़, हर अतिरिक्त बिट पर तुलनित्र-संख्या दोगुनी
सिग्मा-डेल्टाअतिप्रतिचयन व रव-आकार-निर्धारण, फिर अंकीय निस्यंदनअत्यंत उच्च विभेदन, निम्न बैंडविड्थ
🎯 समाकलनी ADC रव को इतनी अच्छी तरह क्यों अस्वीकार करता है
द्वि-प्रवणता ADC अज्ञात निवेश को एक स्थिर समय पर समाकलित करता है; यदि वह स्थिर समय मुख्य आपूर्ति-आवर्तकाल (50 Hz हेतु 20 ms) के ठीक गुणज के रूप में चुना जाए, तो संकेत पर सवार कोई भी मुख्य-आवृत्ति व्यतिकरण उस खिड़की पर ठीक शून्य निवल योगदान तक समाकलित होता है। इसी कारण मेज़ी मल्टीमीटर व अन्य परिशुद्ध, निम्न-गति उपकरण अपनी निम्न गति के बावजूद यह संरचना पसंद करते हैं — रव-अस्वीकृति समय-चयन का प्रत्यक्ष परिणाम है, संयोग नहीं।

DAC का मूल्यांकन ADC जैसी ही विशिष्टता-कुल से होता है: विभेदन (बिट-संख्या, सबसे छोटा निरूप्य चरण तय करती है), क्वांटीकरण त्रुटि (अधिकतम आधा न्यूनतम-सार्थक-बिट चरण, एक अपरिहार्य पूर्णांकन), गतिक परास व ENOB (प्रभावी बिट-संख्या — वह विभेदन जो परिवर्तक वास्तविक रव व अरैखिकता को गिनने पर वास्तव में देता है, सदा नाममात्र बिट-गिनती पर या उससे नीचे), तथा स्थिरन/रूपांतरण समय। INL व DNL बताते हैं कि वास्तविक कोड-संक्रमण आदर्श से कितना विचलित हैं — −1 LSB से नीचे DNL का अर्थ है परिवर्तक अद्वैतघाती (non-monotonic) तक हो सकता है, कोई कोड पूर्णतः छोड़ते हुए।

4. अंतर्निहित तंत्र, आँकड़ा-अर्जन व बोर्ड-पर AI

माइक्रोप्रोसेसर को अपने इर्द-गिर्द बाह्य स्मृति व I/O बनाना चाहिए; माइक्रोकंट्रोलर CPU, स्मृति व I/O परिधीय (टाइमर, ADC, क्रमिक पोर्ट) को एक ही चिप पर समाहित करता है, इसी कारण लगभग हर यंत्रीकरण नोड नंगे माइक्रोप्रोसेसर के बजाय माइक्रोकंट्रोलर के इर्द-गिर्द बनाया जाता है — कम बाह्य पुर्ज़े, कम लागत, कम शक्ति। स्मृति व I/O अंतरापृष्ठन दो योजनाओं में से एक अपनाता है: स्मृति-मानचित्रित I/O, जहाँ परिधीय स्मृति के साथ वही पता-स्थान साझा करते हैं और साधारण लोड/स्टोर निर्देशों से पहुँचे जाते हैं, या पृथक (पोर्ट-मानचित्रित) I/O, अपने स्वयं के पता-स्थान व समर्पित निर्देशों सहित — विनिमय है पता-स्थान दक्षता बनाम निर्देश-समुच्चय सरलता।

आँकड़ा-अर्जन (DAQ) तंत्र आदि से अंत तक पूरी शृंखला है: संवेदक, संकेत-अनुकूलन, बहुसंकेतक, प्रतिचयन-धारण, ADC, तथा एक संसाधक जो अंकीकृत मान पढ़ता, समय-मुद्रित करता व संचित या प्रेषित करता है। आभासी यंत्रीकरण घुंडियों व डायलों वाले समर्पित अग्र-पटल को उसी DAQ हार्डवेयर से जुड़े सामान्य-प्रयोजन संगणक पर चलने वाले सॉफ़्टवेयर से बदल देती है — मापन हार्डवेयर वास्तविक है, उपकरण के नियंत्रण व प्रदर्शन सॉफ़्टवेयर हैं। IoT संवेदक नोड इसे एक कदम आगे ले जाता है: स्थानीय अर्जन व हल्का संसाधन, फिर किसी गेटवे या क्लाउड सेवा को बेतार प्रेषण, प्रायः कड़े शक्ति-बजट के अंतर्गत जो नोड की हर अन्य अभिकल्प-निर्णय को आकार देता है।

ℹ️ AI ने इस पाठ्यक्रम में वास्तव में कहाँ प्रवेश किया है
पाठ्यक्रम बुनियादी AI हेतु तीन विशिष्ट यंत्रीकरण कार्य नामित करता है, और यह स्पष्ट रहना उचित है कि कौन-से: संवेदक-रैखिकीकरण (संवेदक की अरैखिक अनुक्रिया सीखना ताकि बताया गया मान बिना हाथ-फ़िट बहुपद के सुधरे), तंत्र अंशांकन व ट्यूनिंग (स्थिर सारणी के बजाय आँकड़ों से प्राचल समायोजित करना), और संकेत वर्गीकरण (मापा गया संकेत कई ज्ञात श्रेणियों में से किसमें आता है, यह तय करना)। यह अन्यथा परंपरागत यंत्रीकरण शृंखला पर जड़ा प्रतिरूप-फ़िटिंग है, कोई भिन्न मापन-सिद्धांत नहीं।
⚠️ −1 LSB से नीचे DNL केवल 'कम सटीक' नहीं है
अवकल अरैखिकता (DNL) सटे हुए कोडों के बीच वास्तविक चरण-आकार को आदर्श एक LSB चरण के विरुद्ध मापती है। −1 LSB से अधिक ऋणात्मक DNL त्रुटि का अर्थ है कि जो कोड-चरण धनात्मक होना चाहिए था वह वास्तव में ऋणात्मक या शून्य है — परिवर्तक कोई कोड पूर्णतः छोड़ सकता है, एक वास्तविक अद्वैतघाती अंतरण-वक्र उत्पन्न करते हुए, जो साधारण घटी सटीकता से गुणात्मक रूप से भिन्न विफलता है।

मुख्य बिंदु

  • CMOS की पूरक पुल-अप/पुल-डाउन संरचना लगभग शून्य स्थैतिक शक्ति देती है, इसीलिए इसने वहाँ लगभग हर जगह TTL हटाया जहाँ अंकीय यंत्रीकरण बैटरी पर चलती है।
  • मीली निर्गम निवेश के साथ चक्र के बीच में बदल सकता है; मूर निर्गम केवल घड़ी-किनारे पर बदलता है — समय-आरेख में देखें निर्गम किस किनारे का अनुसरण करता है।
  • समाकलनी (द्वि-प्रवणता) ADC मुख्य-आवृत्ति रव को मुख्य-आवर्तकाल के गुणज के रूप में चुने गए स्थिर समय पर समाकलित कर अस्वीकार करता है — गति की कीमत पर परिशुद्धता।
  • ENOB वह है जो परिवर्तक वास्तविक रव व अरैखिकता गिनने पर वास्तव में देता है, सदा नाममात्र बिट-गिनती पर या उससे नीचे — डेटाशीट की बिट-गिनती को प्राप्त विभेदन कभी न मानें।
  • −1 LSB से बदतर DNL त्रुटि परिवर्तक को कोई कोड पूर्णतः छोड़ने पर बाध्य कर सकती है — साधारण घटी सटीकता से गुणात्मक रूप से भिन्न विफलता।
  • माइक्रोकंट्रोलर CPU, स्मृति व I/O को एक चिप पर समाहित करता है, इसीलिए यह, नंगे माइक्रोप्रोसेसर के बजाय, यंत्रीकरण नोड का डिफ़ॉल्ट चयन है।

अभ्यास प्रश्न (8)

उत्तर खोलने से पहले प्रत्येक प्रश्न हल करें। हर व्याख्या सही विकल्प के साथ लुभावना गलत विकल्प भी बताती है, क्योंकि अंक वहीं जाते हैं।

  1. CMOS तर्क गेट की अत्यंत कम स्थैतिक शक्ति-खपत का प्रत्यक्ष परिणाम है

    1. केवल NMOS ट्रांजिस्टर प्रयोग करना
    2. पूरक पुल-अप व पुल-डाउन जाल जहाँ किसी भी तर्क-अवस्था में ठीक एक चालू रहता है
    3. TTL से सदा निम्न आपूर्ति वोल्टेज पर प्रचालन
    4. परिपथ में किसी संधारिता का अभाव
    उत्तर देखें

    उत्तर: B — पूरक पुल-अप व पुल-डाउन जाल जहाँ किसी भी तर्क-अवस्था में ठीक एक चालू रहता है

    पूरक PMOS/NMOS संरचना का अर्थ है कि हर स्थिर तर्क-अवस्था में ठीक एक जाल चालू रहता है, अतः आपूर्ति से भू तक लगभग कोई DC मार्ग नहीं — स्थैतिक शक्ति लगभग शून्य है। यह एक संरचनात्मक गुण है, केवल निम्न आपूर्ति वोल्टेज का मामला नहीं, और इसका NMOS के अभाव या संधारिता से कोई संबंध नहीं (स्विचिंग, गतिक शक्ति संधारिता के कारण अब भी विद्यमान है)।

  2. जिस परिमित अवस्था मशीन का निर्गम निवेश बदलते ही, उसी घड़ी-चक्र में बदल जाए, वह है

    1. मूर मशीन
    2. मीली मशीन
    3. रिपल काउंटर
    4. शिफ़्ट रजिस्टर
    उत्तर देखें

    उत्तर: B — मीली मशीन

    मीली मशीन का निर्गम वर्तमान अवस्था व वर्तमान निवेश दोनों का फलन है, अतः यह उसी चक्र में प्रतिक्रिया दे सकती है जब निवेश बदले; मूर मशीन का निर्गम केवल अवस्था पर निर्भर है और केवल घड़ी-किनारे पर अद्यतन होता है। रिपल काउंटर व शिफ़्ट रजिस्टर विशिष्ट परिपथ हैं, इस वर्गीकरण का सामान्य उत्तर नहीं।

  3. द्वि-प्रवणता (समाकलनी) ADC की मुख्य-आवृत्ति रव की प्रबल अस्वीकृति किससे आती है

    1. उसकी अत्यंत उच्च प्रतिचयन गति
    2. मुख्य-आवर्तकाल के गुणज के रूप में सेट स्थिर समय पर समाकलन
    3. फ्लैश परिवर्तक से अधिक तुलनित्र प्रयोग करना
    4. उसका निर्गम ग्रे-कोड के बजाय द्विआधारी होना
    उत्तर देखें

    उत्तर: B — मुख्य-आवर्तकाल के गुणज के रूप में सेट स्थिर समय पर समाकलन

    मुख्य-आवर्तकाल के ठीक गुणज वाली स्थिर खिड़की पर समाकलन किसी भी मुख्य-आवृत्ति व्यतिकरण को उस खिड़की पर औसतन शून्य निवल योगदान तक ले आता है — यह समय-चयन का प्रत्यक्ष, जानबूझकर परिणाम है, और इसी कारण यह संरचना धीमी पर अत्यंत स्वच्छ है। इसका तुलनित्र-संख्या या निर्गम-कोडन से कोई संबंध नहीं।

  4. फ्लैश ADC का परिभाषित विनिमय यह है कि

    1. यह सबसे धीमी संरचना है पर इसे न्यूनतम पुर्ज़े चाहिए
    2. यह सबसे तेज़ संरचना है पर हर अतिरिक्त बिट विभेदन हेतु तुलनित्र-संख्या दोगुनी हो जाती है
    3. इसे अपनी फीडबैक लूप में DAC चाहिए
    4. इसमें कोई क्वांटीकरण त्रुटि नहीं
    उत्तर देखें

    उत्तर: B — यह सबसे तेज़ संरचना है पर हर अतिरिक्त बिट विभेदन हेतु तुलनित्र-संख्या दोगुनी हो जाती है

    फ्लैश परिवर्तक प्रति क्वांटीकरण-स्तर एक तुलनित्र प्रयोग करता है और सभी बिट एक साथ तय करता है, जो इसे सबसे तेज़ संरचना बनाता है, पर n बिट हेतु तुलनित्र-संख्या 2^n − 1 है, अतः विभेदन जोड़ना महँगा है। फीडबैक-लूप में DAC SAR का वर्णन करता है, फ्लैश का नहीं, और कोई भी ADC संरचना क्वांटीकरण त्रुटि से मुक्त नहीं है।

  5. किसी वास्तविक ADC की प्रभावी बिट-संख्या (ENOB)

    1. सदा डेटाशीट पर छपे नाममात्र विभेदन के बराबर होती है
    2. वास्तविक रव व अरैखिकता को गिनती है, और नाममात्र बिट-गिनती पर या उससे नीचे होती है
    3. यदि संदर्भ बहुत स्थिर हो तो नाममात्र बिट-गिनती से अधिक हो सकती है
    4. केवल फीडबैक-लूप के DAC का गुण है
    उत्तर देखें

    उत्तर: B — वास्तविक रव व अरैखिकता को गिनती है, और नाममात्र बिट-गिनती पर या उससे नीचे होती है

    ENOB वास्तविक-जगत रव व विरूपण को एक ही आँकड़े में समेटता है जो सदा डेटाशीट की नाममात्र बिट-गिनती पर या उससे नीचे होता है, कभी उससे ऊपर नहीं — नाममात्र गिनती एक आदर्श सीमा है, गारंटी नहीं। यह परिवर्तक पर, जैसा मापा गया है, लागू होता है, किसी एक आंतरिक अवयव पर अकेले नहीं।

  6. लगभग हर यंत्रीकरण नोड नंगे माइक्रोप्रोसेसर के बजाय माइक्रोकंट्रोलर के इर्द-गिर्द बनाए जाने का मुख्य कारण है कि

    1. माइक्रोकंट्रोलर सदा उच्च घड़ी-गति पर चलते हैं
    2. माइक्रोकंट्रोलर CPU, स्मृति व I/O परिधीय को एक चिप पर समाहित करता है, कम बाह्य पुर्ज़े चाहिए
    3. माइक्रोप्रोसेसर अंतर्निहित सॉफ़्टवेयर बिलकुल नहीं चला सकते
    4. माइक्रोकंट्रोलर को किसी आपूर्ति की आवश्यकता नहीं
    उत्तर देखें

    उत्तर: B — माइक्रोकंट्रोलर CPU, स्मृति व I/O परिधीय को एक चिप पर समाहित करता है, कम बाह्य पुर्ज़े चाहिए

    CPU, स्मृति व I/O का एक चिप पर समाहित होना ठीक वही है जो अलग स्मृति व परिधीय चिपों सहित बोर्ड अभिकल्पित करने व लगाने की आवश्यकता हटाता है, लागत, बोर्ड-क्षेत्र व शक्ति घटाते हुए — यही कारण है कि यह यंत्रीकरण नोडों पर प्रभावी है। गति निर्णायक कारक नहीं, माइक्रोप्रोसेसर अंतर्निहित सॉफ़्टवेयर पूर्णतः अच्छी तरह चलाते हैं, और दोनों को आपूर्ति चाहिए।

  7. आभासी यंत्रीकरण में, घुंडियों व डायलों वाला अग्र-पटल किससे बदला जाता है

    1. भौतिक हार्डवेयर के पूर्णतः नए समुच्चय से
    2. उसी DAQ हार्डवेयर से जुड़े सामान्य-प्रयोजन संगणक पर चलते सॉफ़्टवेयर से
    3. विशुद्ध यांत्रिक अनुरूप पठन से
    4. एक दूसरे, अतिरेकी संवेदक से
    उत्तर देखें

    उत्तर: B — उसी DAQ हार्डवेयर से जुड़े सामान्य-प्रयोजन संगणक पर चलते सॉफ़्टवेयर से

    आभासी यंत्रीकरण वास्तविक मापन हार्डवेयर (संवेदक से DAQ तक) रखती है और केवल नियंत्रण व प्रदर्शन को सामान्य-प्रयोजन संगणक पर सॉफ़्टवेयर से बदलती है — यही पूरा विचार है, और इसी कारण एक ही DAQ हार्डवेयर उतने ही भिन्न 'उपकरणों' के रूप में प्रस्तुत हो सकती है जितने उसके लिए सॉफ़्टवेयर लिखे गए हों।

  8. इस पाठ्यक्रम द्वारा यंत्रीकरण हेतु नामित AI अनुप्रयोगों में, संवेदक-रैखिकीकरण का अर्थ है

    1. किसी अरैखिक संवेदक को भौतिक रूप से रैखिक संवेदक से बदलना
    2. संवेदक की अरैखिक अनुक्रिया सीखना व सुधारना ताकि बताया गया मान सही हो
    3. संवेदक की आपूर्ति वोल्टेज तब तक बढ़ाना जब तक अनुक्रिया रैखिक न हो जाए
    4. ADC से पहले रखा गया हार्डवेयर निस्यंदक
    उत्तर देखें

    उत्तर: B — संवेदक की अरैखिक अनुक्रिया सीखना व सुधारना ताकि बताया गया मान सही हो

    इस संदर्भ में संवेदक-रैखिकीकरण एक सॉफ़्टवेयर सुधार है — संवेदक की वास्तविक अरैखिक विशेषता सीखना (हाथ-फ़िट बहुपद या लुकअप-सारणी के स्थान पर) व बताए गए पठन को उसके अनुसार सुधारना; इसमें संवेदक बदलना, उसकी आपूर्ति समायोजित करना, या अनुरूप निस्यंदक शामिल नहीं।