A four-variable function is f(A, B, C, D) = the sum of minterms 1, 5, 7, 13 and 15, with don't cares at minterms 3 and 9. How many prime implicants does f have, and how many of them are essential?

Three prime implicants, of which one is essential

Three prime implicants, all of them essential

Four prime implicants, of which two are essential

Two prime implicants, both essential

A static CMOS gate has a pull-down network in which the transistors driven by A and by B are in parallel with each other, and that parallel pair is in series with the transistor driven by C. The pull-up network is the dual of it. What function does the output carry?

The complement of (A + B) and C

The complement of (A and B) or C

The complement of (A + B) and C

Two gates in one static CMOS library have the same number of inputs and identical transistor widths: a three-input NAND and a three-input NOR. Which of them has the slower worst-case output rise, and for what reason?

The NOR, because its pull-up is a series stack of three pMOS and holes are the slower carriers

The NAND, because its pull-down is a series stack of three nMOS

The NOR, because it needs more transistors in total than the NAND

Neither, because the two are duals of one another and therefore have identical delays

A single multiplexer is to realise an arbitrary Boolean function, with each data input free to be driven by a constant 0, a constant 1, one remaining variable or that variable complemented. What is the smallest multiplexer that can handle any function of five variables?

A thirty-two-to-one multiplexer

An engineer is assembling a data path out of code converters, address decoders and static CMOS cells, and wants to know what each block costs in gate delays and in transistors. Which of the following claims hold?

Binary-to-Gray conversion takes one exclusive-OR gate delay whatever the word length, while Gray-to-binary is a chain whose delay grows with the word length

A decoder raises one output for each input combination, so it emits every minterm and one OR gate over selected outputs realises any function of its inputs

Binary-to-Gray conversion takes one exclusive-OR gate delay whatever the word length, while Gray-to-binary is a chain whose delay grows with the word length

A decoder raises one output for each input combination, so it emits every minterm and one OR gate over selected outputs realises any function of its inputs

A don't-care square that was used to enlarge a group on a Karnaugh map must be counted among the minterms of the function

In static CMOS a two-input AND gate needs the same number of transistors as a two-input NAND gate

संख्या निरूपण, बूलीय न्यूनीकरण तथा संयोजनात्मक CMOS तर्क

डिजिटल परिपथ GATE इलेक्ट्रॉनिक्स एवं संचार अभियांत्रिकी (EC) पेपर का खंड 5 है, और यह अध्याय उसका प्रथम अर्धांश लेता है: संख्या निरूपण, तथा खंड द्वारा नामित प्रत्येक संयोजनात्मक विषय। आरंभ से पूर्व प्रकाशित उप-सूची ध्यान से पढ़ें, क्योंकि वही तय करती है कि कितनी गहराई तक जाना है। वह माँगती है द्विआधारी, पूर्णांक व चल-बिंदु संख्याएँ; बूलीय बीजगणित, सर्वसमिकाओं व कर्नाफ मानचित्र द्वारा न्यूनीकरण; तर्क द्वार तथा उनके स्थैतिक CMOS कार्यान्वयन; तथा अंकगणितीय परिपथ, कोड परिवर्तक, बहुसंकेतक व विकोडक। स्थैतिक CMOS वाला वही वाक्यांश EC अभ्यर्थी की तैयारी को कंप्यूटर विज्ञान वाले से पृथक् करता है। EC के लिए NAND द्वार सत्य-सारणी वाला प्रतीक मात्र नहीं — वह चार ट्रांजिस्टर है, nMOS का श्रेणीबद्ध पुल-डाउन जाल तथा pMOS का समांतर पुल-अप जाल, और प्रश्न उन ट्रांजिस्टरों की गणना, द्वैत जाल की रचना, अथवा यह पूछ सकता है कि दो-निवेशी AND छह ट्रांजिस्टर क्यों माँगता है जबकि दो-निवेशी NAND केवल चार। युक्ति भौतिकी आप खंड 3 से तथा लघु-संकेत अभ्यास खंड 4 से पहले ही रखते हैं; यह खंड वहाँ है जहाँ MOSFET प्रवर्धक होना छोड़कर स्विच बन जाता है। इसके चारों ओर का पेपर निश्चित है और अंकगणित की तरह जानने योग्य: 65 प्रश्न, 100 अंक, 180 मिनट, जिनमें सामान्य अभिवृत्ति 10 प्रश्न, 15 अंक है, अतः तकनीकी भाग 55 प्रश्न। गलत MCQ उस प्रश्न के अंकों का एक तिहाई काटता है, जबकि MSQ व NAT प्रश्नों पर ऋणात्मक अंकन नहीं — और यही उस संख्यात्मक उत्तर के प्रति आपका व्यवहार बदल देता है जिसे आप परिबद्ध कर सकते हैं पर पूरा नहीं कर पाते: वहाँ अनुमान लगाइए, क्योंकि अनुमान वहाँ निःशुल्क है और महँगा केवल MCQ पर।

द्विआधारी पूर्णांक, तथा वह अंकगणित जो लपेट खाता है

n बिट का शब्द एक प्रतिरूप है, और प्रतिरूप स्वयं यह नहीं बताता कि वह कौन-सी संख्या रखता है — व्याख्या बताती है, और उसका चयन परीक्षक का प्रथम उपाय है। अचिह्नित पठन में शब्द 0 से 2^n − 1 तक फैलता है। दो के पूरक में वह −2^(n−1) से 2^(n−1) − 1 तक फैलता है, जहाँ सर्वाधिक महत्वपूर्ण बिट +2^(n−1) के स्थान पर −2^(n−1) भार धारण करता है; एक ही भार पर चिह्न का वह एकमात्र परिवर्तन पूरी परिभाषा है, और किसी ऋण प्रतिरूप का मान निकालने का यह प्रतिलोम करने से तेज़ मार्ग है। 11010011 को उसी प्रकार पढ़ें: −128 + 64 + 16 + 2 + 1 = −45। उन्हीं आठ बिटों को अचिह्नित पढ़ें तो वे 211 हैं। दोनों पठन सही हैं, और हार्डवेयर में कुछ भी उनमें भेद नहीं करता — योजक दोनों स्थितियों में वही योजक है, और ठीक इसीलिए दो का पूरक सार्वत्रिक है।

अतः घटाव द्वितीय संक्रिया नहीं है। आठ बिट में 45 − 78 निकालने हेतु 78 का दो का पूरक बनाइए और जोड़ दीजिए। नीचे की सारणी उसे चरणवार चलाती है। ध्यान देने योग्य है शब्द के शीर्ष पर वहनों का युग्म, क्योंकि वे दो भिन्न प्रश्नों का उत्तर देते हैं। सर्वाधिक महत्वपूर्ण बिट से बाहर जाने वाला वहन वह ध्वजा है जो अचिह्नित अंकगणित के लिए महत्व रखती है। चिह्नित अतिप्रवाह पूर्णतः भिन्न घटना है: वह ठीक तब हुआ है जब सर्वाधिक महत्वपूर्ण बिट में आने वाला वहन उससे बाहर जाने वाले से भिन्न हो। यहाँ दोनों 0 हैं, अतः कोई ध्वजा नहीं उठती और उत्तर 11011111 = −33 विश्वसनीय है। एक प्रचालक बदलिए और यह सत्य नहीं रहता: चिह्नित बाइटों के रूप में 100 + 50 देता है 01100100 + 00110010 = 10010110, शीर्ष बिट में वहन-प्रवेश 1 तथा वहन-निर्गम 0, अतः चिह्नित अतिप्रवाह — और 150 के स्थान पर −106, उस योग से जिसका अचिह्नित पठन पूर्णतः सही है।

आठ-बिट दो के पूरक में 45 − 78, चरण दर चरण
चरण	परिणाम
वियोज्य लिखें	45 = `00101101`
वियोजक लिखें	78 = `01001110`
78 का प्रत्येक बिट प्रतिलोम करें	`10110001`, जो एक का पूरक है
−78 पाने हेतु एक जोड़ें	`10110010`, तथा `−128 + 32 + 16 + 2 = −78` इसकी पुष्टि करता है
दोनों प्रतिरूप जोड़ें	`00101101 + 10110010 = 11011111`
बिट 7 में तथा से वहन	दोनों `0` हैं, अतः चिह्नित अतिप्रवाह नहीं
उत्तर पढ़ें	`11011111` = `−128 + 64 + 16 + 8 + 4 + 2 + 1` = −33, तथा 45 − 78 = −33

⚠️ शब्द बढ़े तो चिह्न-विस्तार, शून्य-विस्तार नहीं

दो के पूरक संख्या को 8 बिट से 16 बिट तक चौड़ा करने का अर्थ है चिह्न बिट को प्रत्येक नए स्थान में प्रतिलिपि करना, अतः 11011111 (−33) बनता है 1111111111011111 और 0000000011011111 नहीं — दूसरा प्रतिरूप +223 है। शब्द-लंबाइयाँ मिलाने वाले प्रश्नों में यह सर्वाधिक सामान्य अंकगणितीय चूक है, और आगे आने वाले आँकड़ा-परिवर्तक खंड हेतु इसका एक हार्डवेयर समकक्ष स्मरणीय है: जो ADC 12-बिट दो के पूरक प्रतिदर्श 16-बिट रजिस्टर में देता है, उसका चिह्न हार्डवेयर में विस्तारित होना चाहिए अन्यथा निवेश परिसर का शीर्ष ऋणात्मक पठन में मुड़ जाता है। दर्पण-प्रतिबिंब तथ्य यह है कि चौड़े मान का कटान केवल तब सुरक्षित है जब त्यागे गए सभी बिट उस बचे हुए चिह्न बिट के बराबर हों, और यही वह शर्त है कि मान अब भी समा रहा है।

संकेत-पथ हेतु स्थिर बिंदु, परिसर हेतु चल बिंदु

स्थिर-बिंदु संख्या सहमत द्विआधारी बिंदु वाला पूर्णांक है, और वस्तुतः लगभग समस्त वास्तविक संकेत-संसाधन हार्डवेयर यही संरूप प्रयोग करता है, अतः इसमें प्रवाहमय होना उपयोगी है। सामान्य Q7 रूप में बाइट एक चिह्न बिट व सात भिन्नात्मक बिट रखती है, अतः निरूपणीय मान −1.0 से +1 − 2^(−7) = 0.9921875 तक 2^(−7) = 0.0078125 के पगों में चलते हैं। अंतराल पूरे परिसर में अचर है — यही परिभाषक गुण है, और इसीलिए स्थिर-बिंदु छानक का क्वांटीकरण रव-तल सपाट होता है। कीमत परिसर है: दो Q7 संख्याओं का गुणन Q14 देता है, जिसे 16 बिट चाहिए, और तब प्रत्येक व्यावहारिक कार्यान्वयन को तय करना पड़ता है कि पूर्णांकन करे, कटान करे अथवा संतृप्त करे।

चल-बिंदु संख्या अंतराल को परिमाण के साथ बढ़ने देकर परिसर खरीदती है। IEEE 754 एकल परिशुद्धता 32 बिट को 1 चिह्न, 8 घातांक, 23 सार्थकांश के रूप में व्यय करती है, घातांक को 127 से अभिनत संचित करती है, और सामान्यीकृत सार्थकांश का अग्रणी 1 संचित ही नहीं करती — वह अंतर्निहित बिट परिशुद्धता का निःशुल्क 24वाँ बिट है। +0.15625 का कूटन कीजिए और प्रत्येक चरण यथार्थ रहता है, जिससे यह पुनरुत्पादन योग्य अच्छा प्रतिरूप बनता है: 0.15625 = 5/32, जो द्विआधारी में 0.00101 है, जो सामान्यीकृत होकर 1.01 × 2^(−3) बनता है। अतः चिह्न बिट 0, घातांक क्षेत्र −3 + 127 = 124 = 01111100, तथा सार्थकांश क्षेत्र 01 के पश्चात् इक्कीस शून्य। पूर्ण शब्द है 0 01111100 01000000000000000000000। किसी भी प्रतिरूप पर यह प्रक्रिया उलटिए, यह स्मरण रखते हुए कि संचित घातांक E का अर्थ 2^(E − 127) का मापक है तथा संचित भिन्न f का अर्थ सार्थकांश 1.f है।

वही 8 बिट, पूर्णांक के रूप में तथा Q7 भिन्न के रूप में
राशि	दो के पूरक पूर्णांक	Q7 स्थिर बिंदु
सर्वाधिक धन मान	`01111111` = 127, पूर्णांक के रूप में	`01111111` = 0.9921875, भिन्न के रूप में
सर्वाधिक ऋण मान	`10000000` = −128, सर्वाधिक ऋण मान	`10000000` = −1.0, यथार्थ रूप से
पड़ोसियों के बीच पग	1 LSB	`2^(−7)` = 0.0078125 per LSB
प्रतिरूप `11011111`	−33, पूर्णांक के रूप में	−33/128 = −0.2578125, भिन्न के रूप में
हार्डवेयर क्या करता है	योग व घटाव समरूप	यह भी समरूप — केवल पाठक का मापन भिन्न

🎯 परिवर्तक का प्रश्न प्रायः परिशुद्धता का प्रश्न क्यों होता है

यह विषय किसी प्रोग्रामिंग पेपर के बजाय इलेक्ट्रॉनिकी के पेपर में इसलिए आता है कि संख्या-संरूप संकेत-श्रृंखला का रव-तल निर्धारित करता है। दशमलव भिन्न का यथार्थ द्विआधारी रूप केवल तब होता है जब उसका हर दो की घात हो, अतः 0.5, 0.25 व 0.15625 यथार्थ हैं जबकि 0.1 व 0.3 नहीं, और वे निकटतम निरूपणीय पड़ोसी के रूप में संचित होते हैं। स्थिर बिंदु में वह त्रुटि सर्वत्र आधे पग से परिबद्ध है; चल बिंदु में पग स्वयं घातांक के साथ मापित होता है, अतः बड़े संचयक में छोटा प्रतिदर्श जोड़ने से कुछ भी न बदल सकता है और चल-बिंदु योग वास्तव में साहचर्य नहीं है। लंबे छानक-योग में ठहर जाने वाले संचयक के पीछे यही क्रियाविधि है, और इसीलिए DSP हार्डवेयर प्रायः अपने आँकड़ा-पथ से चौड़ा संचयक रखता है। परिसर व परिशुद्धता पृथक् प्रश्न हैं: एकल परिशुद्धता लगभग 3.4 × 10^38 तक पहुँचती है जबकि केवल लगभग सात दशमलव अंक रखती है, और यह पूछने वाला प्रश्न कि कोई मान संचित हो सकता है या नहीं, लगभग सदैव दूसरे के विषय में होता है।

बूलीय सर्वसमिकाएँ, तथा लागत के रूप में अक्षर-गणना

बूलीय बीजगणित को प्रयोजन सहित चालों के समुच्चय के रूप में सीखना उपयोगी है, और EC के लिए वह प्रयोजन प्रायः ट्रांजिस्टर गणना है। स्थैतिक CMOS में गुणनफल पद का एक अक्षर पुल-डाउन जाल में एक nMOS तथा पुल-अप जाल में एक pMOS है, अतः एक अक्षर हटाना दो ट्रांजिस्टर हटाता है और एक पद हटाना पूरी शाखा हटाता है। इससे पद-गणना नहीं, अक्षर-गणना ही इस बात का सच्चा माप बनती है कि सरलीकरण ने क्या दिया। बार-बार काम आने वाली सर्वसमिकाएँ थोड़ी हैं: डी मॉर्गन, (A + B)′ = A′B′ तथा (AB)′ = A′ + B′, जिससे आप AND-OR रूप और उस केवल-NAND या केवल-NOR रूप के बीच जाते हैं जो CMOS पुस्तकालय वस्तुतः देता है; अवशोषण, A + AB = A; अतिरेक नियम A + A′B = A + B; तथा सहमति, AB + A′C + BC = AB + A′C, जिसका मध्य पद कर्नाफ मानचित्र में दो बार आवृत दिखता है।

पाँच चालें, तथा CMOS अभिकल्पन में प्रत्येक का प्रयोजन
सर्वसमिका	कथन	इससे क्या मिलता है
डी मॉर्गन	`(AB)′ = A′ + B′`, `(A + B)′ = A′B′`	अभिकल्पन को उन प्रतिलोमी द्वारों में बदलता है जो CMOS पुस्तकालय के पास हैं
अवशोषण	`A + AB = A`, `A(A + B) = A`	उस पद को हटाता है जिसे मानचित्र पूर्णतः अंतर्विष्ट दिखाता
अतिरेक	`A + A′B = A + B`	एक अक्षर हटाता है, अतः दो ट्रांजिस्टर
सहमति	`AB + A′C + BC = AB + A′C`	जाल से पूरी अतिरेक शाखा गिरा देता है
शैनन प्रसार	`f = A·f(A = 1) + A′·f(A = 0)`	बहुसंकेतक-आधारित तर्क का औपचारिक आधार

दो संरचनात्मक तथ्य इस बीजगणित को पूर्ण करते हैं। NAND व NOR प्रत्येक क्रियात्मक रूप से पूर्ण हैं: NAND के निवेश जोड़ दें तो वह प्रतिलोमक है, NAND के पश्चात् वही प्रतिलोमक लगा दें तो वह AND है, और डी मॉर्गन OR दे देता है — अतः पूरा अभिकल्पन एक ही कोष्ठ-प्रकार से बनाया जा सकता है, और वास्तविक मानक-कोष्ठ पुस्तकालय ठीक यही पसंद करता है क्योंकि एक कोष्ठ का अर्थ है एक अभिलक्षणित विलंब व एक मुखौटा-समुच्चय। तथा XOR आदिम नहीं है: A ⊕ B = AB′ + A′B = (A + B)(AB)′, जो महत्वपूर्ण है क्योंकि इस अध्याय में आगे आने वाले अंकगणितीय परिपथ लगभग पूर्णतः XOR से बने हैं, और ट्रांजिस्टरों में उसकी लागत ही योजक की लागत है।

🧠 सर्वसमिका मिनटर्म गिनकर सिद्ध करें, प्रतीक घुमाकर नहीं

जब परीक्षक पूछे कि दो व्यंजक समान हैं या नहीं, तब बीजगणितीय मार्ग धीमा है और उसमें फिसलने के अनेक स्थान हैं। दोनों पक्षों को मिनटर्म में प्रसारित कर समुच्चयों की तुलना कीजिए, क्योंकि दो बूलीय फलन ठीक तब समान हैं जब उनके मिनटर्म समुच्चय समान हों। सहमति नियम में, तीन चरों के AB मिनटर्म 6 व 7 आवृत करता है, A′C 1 व 3 आवृत करता है, तथा BC 3 व 7 आवृत करता है — और वे दोनों संघ में पहले से हैं, अतः BC कुछ नहीं जोड़ता और नियम बिना किसी पुनर्व्यवस्था के एक पंक्ति में सिद्ध हो जाता है। वही गणना-अभ्यास उन प्रश्नों का उत्तर देता है जो पूछते हैं कि किसी फलन में कितने मिनटर्म हैं, जो अन्यथा अंकगणित में खो जाने वाले सरल अंक हैं।

कर्नाफ मानचित्र: अभाज्य अन्तर्निहित, अनपेक्षित तथा अनेक न्यूनतम उत्तर

कर्नाफ मानचित्र वह सत्य-सारणी है जो इस प्रकार पुनः खींची गई है कि भौतिक रूप से संलग्न वर्ग ठीक एक चर में भिन्न हों, और इसीलिए 2^k इकाइयों के आयताकार समूह को k चर हटाकर एक गुणनफल पद के रूप में लिखा जा सकता है। लीजिए f(A,B,C,D) = Σm(1,3,7,11,15) जिसमें 0, 2 व 5 पर अनपेक्षित हैं, और मानचित्र इस प्रकार रखिए कि AB किनारे पर 00, 01, 11, 10 क्रम में हो तथा CD शीर्ष पर उसी क्रम में। पंक्ति AB = 00 उसी स्तंभ-क्रम में मिनटर्म 0, 1, 3, 2 रखती है; पंक्ति 01 रखती है 4, 5, 7, 6; पंक्ति 11 रखती है 12, 13, 15, 14; पंक्ति 10 रखती है 8, 9, 11, 10। इसे भरिए और तीन समूह प्रकट होते हैं: स्तंभ CD = 11 पूर्णतः इकाइयों का है और CD देता है; ऊपरी दो पंक्तियों में स्तंभ CD = 01 व CD = 11 का युग्म, 5 के अनपेक्षित का उपयोग करते हुए, A′D देता है; तथा ऊपर-बाएँ चार का वर्ग, 0 व 2 के अनपेक्षितों का उपयोग करते हुए, A′B′ देता है।

0, 2, 5 पर अनपेक्षित सहित Σm(1,3,7,11,15) का मानचित्र, पंक्ति दर पंक्ति
पंक्ति `AB`	`CD = 00`	`CD = 01`	`CD = 11`	`CD = 10`
`AB = 00`	m0 = X, अनपेक्षित	m1 = 1	m3 = 1	m2 = X, अनपेक्षित
`AB = 01`	m4 = 0	m5 = X, अनपेक्षित	m7 = 1	m6 = 0
`AB = 11`	m12 = 0	m13 = 0	m15 = 1	m14 = 0
`AB = 10`	m8 = 0	m9 = 0	m11 = 1	m10 = 0

अब मानचित्र द्वारा उत्तरित दो प्रश्नों को पृथक् कीजिए। अभाज्य अन्तर्निहित वह समूह है जिसे और बड़ा नहीं किया जा सकता, जो एक समूह के विषय में स्थानीय तथ्य है: CD बढ़कर D नहीं बन सकता क्योंकि उसके लिए मिनटर्म 9 व 13 चाहिए, और वे न इकाई हैं न अनपेक्षित। इस फलन में ठीक तीन अभाज्य अन्तर्निहित हैं — CD, A′D तथा A′B′। अनिवार्य अभाज्य अन्तर्निहित वह है जो किसी मिनटर्म का एकमात्र आवरण हो, जो पूरे फलन के विषय में वैश्विक तथ्य है: मिनटर्म 11 केवल CD में बैठता है, अतः CD अनिवार्य है, जबकि मिनटर्म 1 A′D व A′B′ दोनों में बैठता है, अतः उनमें कोई बाध्य नहीं। परिणाम यह कि इस फलन के दो भिन्न न्यूनतम व्यंजक हैं, f = CD + A′D तथा f = CD + A′B′, प्रत्येक में दो पद व चार अक्षर, और दोनों पूर्णतः सही उत्तर हैं। जो प्रश्न एकमात्र न्यूनतम रूप कहता है, उसने वह मान लिया है जिसकी मानचित्र गारंटी नहीं देता।

तीनों अभाज्य अन्तर्निहित, तथा उनमें कौन बाध्य है
अभाज्य अन्तर्निहित	जिन वर्गों को आवृत करता है	अनिवार्य?
`CD`	3, 7, 11, 15 — सभी इकाई	हाँ, मिनटर्म 11 का एकमात्र आवरण
`A′D`	1, 3, 7 तथा अनपेक्षित 5	नहीं — मिनटर्म 1 का दूसरा ठिकाना है
`A′B′`	1, 3 तथा अनपेक्षित 0 व 2	नहीं — `A′D` का विकल्प

एक और मानचित्र साथ रखने योग्य है, क्योंकि वह प्रक्रिया नहीं, प्रतिरूप सिखाता है। g(A,B,C,D) = Σm(0,2,5,7,8,10,13,15) मिनटर्म लिखने पर बिखरा दिखता है, और मानचित्र पर वह चार-चार के दो समूह बनाता है जिन्हें नवसिखुआ नहीं देखता: प्रत्येक इकाई में या B = 0 के साथ D = 0 है, या B = 1 के साथ D = 1। अतः g = B′D′ + BD, जो (B ⊕ D)′ है — चार चरों में से दो का XNOR, जहाँ A व C अप्रासंगिक हैं। कर्नाफ मानचित्र पर शतरंज-प्रतिरूप सदैव XOR या XNOR होता है, कभी दो-अक्षरी गुणनफल नहीं, और इसे पहचान लेना वह मिनट बचाता है जो प्रश्न विकर्ण इकाइयों के चारों ओर आयत खींचने में लगाता है।

⚠️ अनपेक्षित का प्रयोग हो सकता है, गणना कभी नहीं

अनपेक्षित अनुमति है, बाध्यता नहीं। जब वह समूह बड़ा करे तब प्रयोग कीजिए और जब न करे तब उपेक्षा कीजिए, और उसे फलन के विषय में दिए उत्तर में कभी न घुसने दीजिए: ऊपर का f, Σm(1,3,7,11,15) है, पाँच मिनटर्म, यद्यपि f = CD + A′B′ संयोग से वर्ग 0 व 2 को भी इकाई देता है। अतः यह पूछने वाले प्रश्न को कि फलन में कितने मिनटर्म हैं, उत्तर 5 मिलता है, जबकि यह पूछने वाले को कि कार्यान्वयन कितने वर्गों को उच्च करता है, उत्तर 7 — और ये भिन्न उत्तरों वाले भिन्न प्रश्न हैं। संबंधित परीक्षा-अभ्यास संकेतन का है: अप्रयुक्त प्रविष्टि X लिखिए अथवा पूरा अनपेक्षित लिखिए, किसी दोहराए गए अक्षर के रूप में कभी नहीं, क्योंकि जाँचकर्ता धुँधले तीन-अक्षरी घसीटे और चर-नाम में भेद नहीं कर सकता।

स्थैतिक CMOS: दो द्वैत जाल, तथा प्रत्येक द्वार क्यों प्रतिलोमी है

यह वही उप-मद है जिसे EC पाठ्यक्रम नामित करता है और कंप्यूटर विज्ञान का डिजिटल खंड नहीं, अतः इसे पृष्ठभूमि नहीं, अनिवार्य मानिए। स्थैतिक CMOS द्वार, निर्गम संधि व पटरियों के बीच दो जाल है। पुल-डाउन जाल निर्गम व भू के बीच nMOS ट्रांजिस्टर हैं, और वह तब चालन करता है जब निर्गम 0 होना चाहिए। पुल-अप जाल निर्गम व V_DD के बीच pMOS ट्रांजिस्टर हैं, और वह तब चालन करता है जब निर्गम 1 होना चाहिए। दोनों द्वैत हैं: एक में श्रेणी, दूसरे में समांतर। चूँकि nMOS अपने गेट के उच्च होने पर चालन करता है और निर्गम को निम्न खींचता है, द्वार स्वभावतः प्रतिलोमी है — श्रेणीबद्ध nMOS (A·B)′ साकार करता है, कभी A·B नहीं, और स्थैतिक CMOS में AND द्वार होता ही नहीं, केवल NAND के पश्चात् प्रतिलोमक।

तब ट्रांजिस्टर गिनना यांत्रिक हो जाता है, और इस उप-मद पर यही सर्वाधिक सामान्य प्रश्न-प्रकार है। n-निवेशी NAND या NOR 2n ट्रांजिस्टर लेता है, प्रति निवेश एक nMOS व एक pMOS। जटिल द्वार अपने व्यंजक के प्रति अक्षर दो ट्रांजिस्टर लेता है, बशर्ते व्यंजक उस प्रतिलोमित रूप में लिखा हो जो द्वार स्वभावतः उत्पन्न करता है। अतः Y = (A·(B + C))′ हेतु पुल-डाउन में A श्रेणी में B समांतर C के साथ चाहिए, तीन nMOS; उसका द्वैत पुल-अप है A समांतर में B श्रेणी में C के साथ, तीन pMOS; एक द्वार में छह ट्रांजिस्टर, और एक द्वार विलंब। अप्रतिलोमित Y = A·(B + C) माँगिए और आपको प्रतिलोमक जोड़ना पड़ेगा, अतः आठ ट्रांजिस्टर व दो द्वार विलंब — यही मानक कारण है कि अभिकल्पक डी मॉर्गन से प्रतिलोमों को जाल में पीछे धकेलता रहता है जब तक बुदबुदे परस्पर कट न जाएँ, बजाय उनकी कीमत चुकाने के।

स्थैतिक CMOS साकारण तथा उनकी ट्रांजिस्टर गणना
फलन	nMOS का पुल-डाउन जाल	pMOS का पुल-अप जाल	ट्रांजिस्टर
प्रतिलोमक, `Y = A′`	एक nMOS	एक pMOS	2
NAND2, `Y = (AB)′`	`A` व `B` श्रेणी में	`A` व `B` समांतर में	4
NOR2, `Y = (A + B)′`	`A` व `B` समांतर में	`A` व `B` श्रेणी में	4
AND2, `Y = AB`	NAND2 पुल-डाउन तथा प्रतिलोमक का nMOS	NAND2 पुल-अप तथा प्रतिलोमक का pMOS	6
AOI, `Y = (A(B + C))′`	`A` श्रेणी में `B` समांतर `C` के साथ	`A` समांतर में `B` श्रेणी `C` के साथ	6, एकल द्वार में
XOR2, संपूरक रूप	चार nMOS, `A`, `A′`, `B`, `B′` से चालित	द्वैत व्यवस्था में चार pMOS	12, दोनों निवेश प्रतिलोमकों सहित

🎯 pMOS ट्रांजिस्टर चौड़े क्यों खींचे जाते हैं, और लंबा ढेर क्या लागत लेता है

कोटर गतिशीलता इलेक्ट्रॉन गतिशीलता से लगभग दो से तीन गुना कम है, अतः समान चौड़ाई का pMOS nMOS से लगभग दो से तीन गुना कम धारा चलाता है। उत्थान व पतन कोरों को सममित करने हेतु पुस्तकालय अपने pMOS को दो से तीन गुना चौड़ा खींचता है — और इसीलिए NOR द्वार, जिसका पुल-अप श्रेणीबद्ध pMOS ढेर है, उतने ही निवेशों वाले NAND से धीमा व बड़ा होता है, जिसका श्रेणी-ढेर तेज़ nMOS पक्ष पर है। यही एक असमता वास्तविक मानक-कोष्ठ पुस्तकालयों को NAND-प्रधान बनाती है। दूसरा परिणाम ढेर-ऊँचाई की व्यावहारिक सीमा है: श्रेणीबद्ध ट्रांजिस्टर चालू-प्रतिरोध व आंतरिक धारिता जोड़ते हैं, अतः चार या पाँच गहरा ढेर विलंब को बहुत बिगाड़ता है, और चौड़े फलन को इसके बजाय कम गहरे द्वारों के दो स्तरों में तोड़ा जाता है। स्थैतिक CMOS दोनों तर्क अवस्थाओं में क्षरण के अतिरिक्त कोई स्थायी धारा नहीं खींचता, क्योंकि एक जाल सदैव बंद रहता है — यही गुण CMOS द्वारा प्रत्येक अनुपातित तर्क परिवार को विस्थापित करने का कारण बना, और इसीलिए शक्ति-बजट उसकी स्थैतिक शक्ति नहीं, गतिक शक्ति f·C·V_DD^2 निर्धारित करती है।

विलंब उसी चित्र से निकलता है, और एक संख्या उसे मूर्त करने हेतु पर्याप्त है। चालन करते जाल को औसत चालू-प्रतिरोध R मानिए जो भार धारिता C_L को आरोपित या विसर्जित करता है। निर्गम चरघातांकी रूप से चलता है, अतः पचास प्रतिशत बिंदु 0.69·R·C_L के पश्चात् आता है। R = 2 kΩ तथा C_L = 50 fF के साथ यह 0.69 × 2000 × 50 × 10^(−15) = 69 ps है। दो पठन महत्वपूर्ण हैं। प्रथम, विलंब भार के समानुपाती है, और इसीलिए प्रत्येक कालन-प्रश्न में फैनआउट आता है। द्वितीय, दो-निवेशी NAND में दो nMOS श्रेणी में हैं, अतः समान चौड़ाई पर उसका प्रभावी R प्रतिलोमक से लगभग दुगुना है — अधिक निवेश वाला द्वार धीमा होता है, इस अंगूठा-नियम का उद्गम यही है, और अगले अध्याय की क्रांतिक-पथ अंकगणित के पीछे यही परिपथ-स्तरीय तथ्य है।

योजक, तथा वह वहन जो विलंब निर्धारित करता है

अर्ध योजक दो बिट लेता है और S = A ⊕ B तथा C_out = A·B देता है। पूर्ण योजक वहन-प्रवेश भी लेता है, और उसके दो निर्गम हैं S = A ⊕ B ⊕ C_in तथा C_out = A·B + C_in·(A ⊕ B)। वहन का यह दूसरा रूप ठीक जैसा दिखाया गया है वैसा ही लिखने योग्य है, क्योंकि वह उन दो क्रियाविधियों को नाम देता है जिनका दोहन प्रत्येक तीव्र योजक करता है: कोई सोपान वहन उत्पन्न करता है जब A·B = 1 हो, चाहे आने वाला कुछ भी हो, और आने वाले वहन का संचरण करता है जब A ⊕ B = 1 हो। n पूर्ण योजकों को इस प्रकार श्रेणीबद्ध कीजिए कि प्रत्येक वहन-निर्गम अगले वहन-प्रवेश से जुड़े और आपके पास तरंग-वहन योजक है — न्यूनतम हार्डवेयर, और शब्द-लंबाई के साथ रैखिक रूप से बढ़ता विलंब।

इस पर संख्याएँ रखिए, क्योंकि परीक्षा रखती है। मानिए प्रत्येक पूर्ण योजक को वहन-प्रवेश से वहन-निर्गम तक 0.8 ns तथा वहन-प्रवेश से योग तक 0.6 ns चाहिए। 16-बिट तरंग-वहन योजक में सोपान 0 द्वारा उत्पन्न वहन 0.8 ns पर प्रकट होता है, अतः सोपान 15 में आने वाला वहन 15 × 0.8 = 12.0 ns पर प्रकट होता है, और उस सोपान का योग बिट 0.6 ns पश्चात्, 12.6 ns पर स्थिर होता है। पूरे योजक का वहन-निर्गम उससे भी बाद में, 16 × 0.8 = 12.8 ns पर आता है, अतः 12.8 ns इस खंड का सच्चा निकृष्टतम विलंब है और कालन-प्रश्न यही संख्या चाहता है। ध्यान दीजिए कि उत्तर किस पर निर्भर नहीं है: आँकड़ों पर। निकृष्टतम स्थिति वह प्रतिरूप है जो प्रत्येक सोपान को संचरण कराए — 0000000000000001 जोड़ 1111111111111111 उसका शास्त्रीय उदाहरण है — जबकि प्रारूपिक आँकड़े बहुत पहले स्थिर हो जाते हैं, और इसीलिए तुल्यकालिक अभिकल्पन को निकृष्टतम स्थिति हेतु कालित करना पड़ता है, औसत हेतु कभी नहीं।

16 बिट जोड़ने के तीन मार्ग, तथा प्रत्येक का सौदा
योजक	वहन कैसे चलता है	विलंब व्यवहार	हार्डवेयर लागत
तरंग वहन	क्रमिक रूप से, सोपान दर सोपान	`n` के साथ बढ़ता; उपरोक्त उदाहरण में 12.8 ns	न्यूनतम — `n` पूर्ण योजक और कुछ नहीं
वहन पूर्वदृष्टि	उत्पादन व संचरण पदों से समांतर परिकलित	खंड नेस्ट किए जाएँ तो `log n` के साथ बढ़ता	उच्च — प्रति खंड अतिरिक्त तर्क, फैनआउट बढ़ता
वहन चयन	दोनों उत्तर परिकलित, तत्पश्चात् बहुसंकेतक चुनता है	तरंग का लगभग आधा, एक अतिरिक्त मक्स विलंब पर	लगभग दुगुने योजक तथा बहुसंकेतक

🧠 एक योजक घटाव भी करता है, और उसका अतिप्रवाह नियम एक XOR है

एक विधा-रेखा M इस प्रकार जोड़िए कि वह दूसरे प्रचालक के प्रत्येक बिट का XOR करे और वहन-प्रवेश को भी चलाए: M = 0 पर खंड A + B परिकलित करता है, और M = 1 पर A + B′ + 1, जो A − B है। एक योजक, प्रति बिट एक XOR, दोनों संक्रियाएँ। तब दो ध्वजाएँ निःशुल्क निकल आती हैं: वहन-निर्गम अचिह्नित उधार का संकेत है, और चिह्नित अतिप्रवाह C_n ⊕ C_(n−1) है, अर्थात् चिह्न स्थान से बाहर जाने वाले वहन का उसमें आने वाले वहन के साथ XOR, जो एकल द्वार है और जिसे स्थिति-विश्लेषण की आवश्यकता नहीं। किसी विशेष चिह्नित योग के अतिप्रवाहित होने का प्रश्न हल करने का सर्वाधिक तीव्र विश्वसनीय मार्ग यही है — परिमाणों पर तर्क करने के बजाय शीर्ष दो वहन निकालकर उनका XOR कीजिए।

कोड परिवर्तक, बहुसंकेतक तथा विकोडक

कोड परिवर्तक वह संयोजनात्मक खंड है जो उसी सूचना को पुनः नामांकित करता है, और EC जिसके विषय में सर्वाधिक पूछता है वह है द्विआधारी से ग्रे, क्योंकि शैफ्ट एनकोडर अथवा फ्लैश ADC वस्तुतः ग्रे कोड ही देता है। उसका परिभाषक गुण यह है कि क्रमागत कोड ठीक एक बिट में भिन्न होते हैं, अतः एनकोडर के दो स्थितियों के बीच रहते हुए लिया गया पठन अधिकतम एक पग गलत हो सकता है, कुछ भी गलत नहीं। परिवर्तक शुद्ध XOR है: G_3 = B_3 तथा शेष हेतु G_i = B_(i+1) ⊕ B_i। 1011 का, जो दशमलव 11 है, रूपांतरण कीजिए: G_3 = 1, G_2 = 1 ⊕ 0 = 1, G_1 = 0 ⊕ 1 = 1, G_0 = 1 ⊕ 1 = 0, अतः ग्रे कोड 1110 है। वापसी दूसरी दिशा में चलता XOR है: B_3 = G_3 = 1, तत्पश्चात् B_2 = B_3 ⊕ G_2 = 0, B_1 = B_2 ⊕ G_1 = 1, B_0 = B_1 ⊕ G_0 = 1, जिससे 1011 पुनः प्राप्त होता है। संरचनात्मक भेद पर ध्यान दीजिए, क्योंकि वह परीक्षणीय है: द्विआधारी से ग्रे हेतु n − 1 स्वतंत्र XOR द्वार चाहिए और उसमें एक द्वार विलंब है, जबकि ग्रे से द्विआधारी एक श्रृंखला है और उसका विलंब n के साथ बढ़ता है।

चार-बिट द्विआधारी व ग्रे, जाँचने योग्य कोडों पर
दशमलव	द्विआधारी `B_3 B_2 B_1 B_0`	ग्रे `G_3 G_2 G_1 G_0`	अनुक्रम के पिछले कोड से बदले बिट
7	`0111`	`0100`	एक
8	`1000`	`1100`	ग्रे में एक, परंतु द्विआधारी में चारों
11	`1011`	`1110`	एक
12	`1100`	`1010`	एक

बहुसंकेतक k चयन रेखाओं से 2^k आँकड़ा-निवेशों में से एक चुनता है, और शैनन प्रसार उसे सामान्य तर्क अवयव बना देता है। चयन रेखाओं को कुछ चरों से चलाइए; तब प्रत्येक आँकड़ा-निवेश शेष बचे चरों का अवशिष्ट फलन धारण करता है। f(A,B,C) = Σm(1,2,4,7) को A व B को चयन बनाकर 4-से-1 बहुसंकेतक पर साकार कीजिए। AB = 00 हेतु मानचित्र में मिनटर्म 0 व 1 हैं, जिनके निर्गम 0 व 1 हैं, अतः अवशिष्ट C है। AB = 01 हेतु मिनटर्म 2 व 3 देते हैं 1 व 0, अतः अवशिष्ट C′ है। AB = 10 हेतु मिनटर्म 4 व 5 देते हैं 1 व 0, अतः पुनः C′। AB = 11 हेतु मिनटर्म 6 व 7 देते हैं 0 व 1, अतः C। अतः चारों आँकड़ा-निवेश हैं C, C′, C′, C — और फलन स्वयं A ⊕ B ⊕ C था, विषम-समता फलन, जिसे उसकी मिनटर्म सूची से ही पहचान लेना उपयोगी है।

A व B को चयन बनाकर 4-से-1 बहुसंकेतक पर Σm(1,2,4,7)
चयन `AB`	उस स्तंभ के मिनटर्म	`C = 0`, `C = 1` हेतु उनके निर्गम	आवश्यक आँकड़ा-निवेश
`AB = 00`	मिनटर्म 0 व 1	0, तत्पश्चात् 1	`I_0 = C`
`AB = 01`	मिनटर्म 2 व 3	1, तत्पश्चात् 0	`I_1 = C′`
`AB = 11`	मिनटर्म 4 व 5	1, तत्पश्चात् 0	`I_2 = C′`
`AB = 10`	मिनटर्म 6 व 7	0, तत्पश्चात् 1	`I_3 = C`

विकोडक वही विचार उलटा चलाया गया है: n-से-2^n विकोडक प्रत्येक निवेश संयोजन हेतु ठीक एक निर्गम उठाता है, अतः वह एक ही समय में प्रत्येक मिनटर्म देता है। तत्पश्चात् चयनित निर्गमों पर एक OR द्वार n चरों का कोई भी एकल फलन साकार करता है, और कई OR द्वार उन्हीं निवेशों के कई फलन बिना किसी तर्क की पुनरावृत्ति के साकार करते हैं — और ठीक इसी प्रकार लघु केवल-पाठ्य स्मृति सत्य-सारणी कार्यान्वित करती है, तथा यही अगले अध्याय की स्मृतियों से आगे का संबंध है। प्रश्नों में दो व्यावहारिक विवरण महत्व रखते हैं। वास्तविक विकोडक प्रायः सक्रिय-निम्न होते हैं, अतः चयनित रेखा 0 पर जाती है और संग्राहक द्वार OR के बजाय NAND बन जाता है। तथा सक्षमक निवेश ही श्रेणीकरण की अनुमति देता है: सक्षमक वाले 3-से-8 विकोडक को चौथे पते-बिट से दो युक्तियों में एक को सक्षम कराकर 4-से-16 में बढ़ाया जा सकता है, और यही चाल कई स्मृति चिपों में से एक का चयन करती है।

ℹ️ बहुसंकेतक वस्तुतः कितने चर आवृत करता है

2^k-से-1 बहुसंकेतक में k चयन रेखाएँ होती हैं, और एक शेष चर का अवशिष्ट फलन केवल 0, 1, वह चर अथवा उसका पूरक हो सकता है — और ये चारों बिना किसी लागत के उपलब्ध हैं। अतः वही पुरजा k + 1 चर आवृत करता है, k नहीं: 4-से-1 तीन चरों का कोई भी फलन सँभालता है, और 8-से-1 चार चरों का। अभ्यर्थी यहाँ सतर्क दिशा में अंक खोते हैं, जहाँ 8-से-1 पर्याप्त था वहाँ 16-से-1 की ओर हाथ बढ़ाकर। विचार को एक पग और आगे बढ़ाइए तो अवशिष्ट अक्षर के बजाय एक लघु द्वार हो सकता है, और इसी प्रकार बहुसंकेतक वृक्ष किसी चौड़े फलन को दो-स्तरीय AND-OR रूप से बहुत कम स्तरों में कार्यान्वित करता है; जो प्रश्न आपको बाहरी प्रतिलोमक देकर लघुतम बहुसंकेतक पूछता है, वह ठीक यही परख रहा है।

मुख्य बिंदु

दो के पूरक शब्द के सर्वाधिक महत्वपूर्ण बिट को भार −2^(n−1) पढ़िए: वही आठ बिट 11010011 चिह्नित में −45 तथा अचिह्नित में 211 हैं।
वहन-निर्गम अचिह्नित ध्वजा है; चिह्नित अतिप्रवाह C_n ⊕ C_(n−1) है, और एक योग दोनों में कोई एक, दोनों या कोई नहीं उठा सकता है।
स्थिर बिंदु का अंतराल अचर है तथा IEEE 754 एकल 1 + 8 + 23 बिट, 127 का अभिनति व अंतर्निहित अग्रणी एक के साथ व्यय करती है — 0.15625 का कूटन 0 01111100 01000000000000000000000 है।
अभाज्य अन्तर्निहित बड़ा नहीं किया जा सकता; अनिवार्य वह है जो किसी मिनटर्म का एकमात्र आवरण हो — 0, 2, 5 पर अनपेक्षित सहित Σm(1,3,7,11,15) में तीन अभाज्य, एक अनिवार्य तथा दो समान रूप से न्यूनतम उत्तर हैं।
स्थैतिक CMOS दो द्वैत जाल है और अतः सदैव प्रतिलोमी: n-निवेशी NAND हेतु 2n ट्रांजिस्टर, (A(B + C))′ हेतु छह, अप्रतिलोमित रूप हेतु आठ।
तरंग-वहन योजक की निकृष्टतम स्थिति आँकड़ा-निरपेक्ष है और वहन श्रृंखला से निर्धारित होती है — 16-बिट उदाहरण हेतु 16 × 0.8 = 12.8 ns, और इसीलिए पूर्वदृष्टि का अस्तित्व है।
द्विआधारी से ग्रे एक द्वार विलंब में G_i = B_(i+1) ⊕ B_i है, तथा 2^k-से-1 बहुसंकेतक k + 1 चरों का कोई भी फलन साकार करता है।

अभ्यास प्रश्न (8)

उत्तर खोलने से पहले प्रत्येक प्रश्न हल करें। हर व्याख्या सही विकल्प के साथ लुभावना गलत विकल्प भी बताती है, क्योंकि अंक वहीं जाते हैं।

एक 32-बिट शब्द में IEEE 754 एकल-परिशुद्धता प्रारूप 1 10000010 01100000000000000000000 है, जो चिह्न, फिर आठ घातांक बिट, फिर तेईस भिन्न बिट के क्रम में लिखा गया है। वह कौन-सा दशमलव मान निरूपित करता है?
1. ऋण 1.375
2. ऋण 11.0
3. ऋण 22.0
4. ऋण 5.5
उत्तर देखें
उत्तर: B — ऋण 11.0
चिह्न बिट 1 है, अतः मान ऋणात्मक है। घातांक क्षेत्र 10000010 = 130 है और संचित घातांक 127 से अभिनत है, अतः मापक दो की घात 130 घटा 127 = 3, अर्थात् 8 है। भिन्न क्षेत्र 0110000... का अर्थ है द्विआधारी में 1.011 का सार्थकांश, जो 1 + 0.25 + 0.125 = 1.375 है, और अग्रणी एक अंतर्निहित है, संचित नहीं। अतः मान ऋण 1.375 गुणा 8 = ऋण 11.0 है। ऋण 1.375 उत्तर देना सार्थकांश पढ़कर रुक जाता है और घातांक लगाना भूल जाता है, जो सर्वाधिक सामान्य चूक है; ऋण 22.0 अभिनति 126 प्रयोग करता है और अतः मापक दुगुना कर देता है।
एक आठ-बिट रजिस्टर में प्रारूप 11010011 है, जिसे हार्डवेयर दो के पूरक वाले चिह्नित पूर्णांक के रूप में बरतता है। मान को सोलह बिट तक चौड़ा किया जाता है और तत्पश्चात् सोलह-बिट परिणाम को दो स्थान बाईं ओर खिसकाया जाता है, और शीर्ष से कोई बिट नहीं खोता। अब रजिस्टर में कौन-सा दशमलव मान है?
1. 844
2. ऋण 45
3. 211
4. ऋण 180
उत्तर देखें
उत्तर: D — ऋण 180
प्रारूप को इस प्रकार पढ़ें कि सर्वाधिक सार्थक बिट का भार ऋण 128 हो: ऋण 128 + 64 + 16 + 2 + 1 = ऋण 45। दो के पूरक मान को चौड़ा करने का अर्थ है चिह्न बिट को प्रत्येक नए स्थान पर प्रतिलिपित करना, अतः सोलह-बिट शब्द 1111111111010011 है और वह अब भी ऋण 45 निरूपित करता है; इसके बजाय शून्य-विस्तार करने पर धन 211 मिलता, जो वही आठ बिट अचिह्नित पढ़ने पर है। दो स्थान बाईं ओर खिसकाना चार से गुणा करता है, अतः अंतिम मान ऋण 180 है। उत्तर 844 211 गुणा चार है और वही मिश्रण है जो चौड़े संचायक में लादे गए चिह्नित प्रतिदर्श को भ्रष्ट करता है।
एक चार-चर फलन f(A, B, C, D) = मिनटर्म 1, 5, 7, 13 तथा 15 का योग है, और मिनटर्म 3 तथा 9 पर डोंट-केयर हैं। f के कितने अभाज्य निहितार्थ हैं, और उनमें से कितने अनिवार्य हैं?
1. तीन अभाज्य निहितार्थ, जिनमें से एक अनिवार्य है
2. तीन अभाज्य निहितार्थ, और वे सभी अनिवार्य
3. चार अभाज्य निहितार्थ, जिनमें से दो अनिवार्य हैं
4. दो अभाज्य निहितार्थ, दोनों अनिवार्य
उत्तर देखें
उत्तर: A — तीन अभाज्य निहितार्थ, जिनमें से एक अनिवार्य है
प्रत्येक एक तथा प्रत्येक डोंट-केयर में D बराबर 1 है, अतः सभी आवरण समूह मानचित्र के D अर्धांश में रहते हैं। चार-चार के तीन समूह बड़े नहीं किए जा सकते: C'D 1, 5, 13 तथा डोंट-केयर 9 को ढकता है; BD 5, 7, 13, 15 को; और A'D 1, 5, 7 तथा डोंट-केयर 3 को। कोई भी केवल D तक नहीं बढ़ सकता, क्योंकि मिनटर्म 11 शून्य है, अतः ठीक तीन अभाज्य निहितार्थ हैं। अनिवार्यता भिन्न परीक्षा है: मिनटर्म 15 केवल BD में है, अतः BD अनिवार्य है, जबकि मिनटर्म 1 का घर C'D तथा A'D दोनों में है और वह किसी को बाध्य नहीं करता, अतः केवल एक अभाज्य निहितार्थ अनिवार्य है और दो समान रूप से न्यूनतम उत्तर हैं।
एक स्थैतिक CMOS गेट के अधोकर्षण जाल में A तथा B से चालित ट्रांजिस्टर परस्पर समांतर हैं, और वह समांतर युग्म C से चालित ट्रांजिस्टर के श्रेणीक्रम में है। ऊर्ध्वकर्षण जाल उसका द्वैत है। निर्गम कौन-सा फलन वहन करता है?
1. (A + B) तथा C का AND
2. (A तथा B) का AND अथवा C, का पूरक
3. (A + B) तथा C के AND का पूरक
4. A तथा B तथा C का AND
उत्तर देखें
उत्तर: C — (A + B) तथा C के AND का पूरक
अधोकर्षण जाल तभी चालन करता है, और अतः निर्गम को निम्न करता है, जब निर्गम से भू तक उसका पथ पूर्ण हो। यहाँ उस पथ हेतु A अथवा B का उच्च होना चाहिए, और C का भी उच्च होना चाहिए, अतः निर्गम तब निम्न है जब (A + B) तथा C का AND सत्य हो, अन्यथा उच्च। अतः गेट उस गुणनफल का पूरक साकार करता है, जो छह ट्रांजिस्टर की एक AND-OR-इन्वर्ट कोशिका है। अ-व्युत्क्रमित रूप बताना मानक चूक है और इस तथ्य की उपेक्षा करता है कि भू तक चालन करता nMOS जाल निर्गम को केवल नीचे ही खींच सकता है: स्थैतिक CMOS स्वभावतः व्युत्क्रमी है।
एक ही स्थैतिक CMOS पुस्तकालय के दो गेटों में निवेशों की संख्या समान तथा ट्रांजिस्टर चौड़ाइयाँ समरूप हैं: एक तीन-निवेश NAND तथा एक तीन-निवेश NOR। उनमें से किसका निकृष्टतम-स्थिति निर्गम उदय धीमा है, और किस कारण से?
1. NOR, क्योंकि उसका ऊर्ध्वकर्षण तीन pMOS का श्रेणी ढेर है और कोटर धीमे वाहक हैं
2. NAND, क्योंकि उसका अधोकर्षण तीन nMOS का श्रेणी ढेर है
3. NOR, क्योंकि उसे NAND से कुल मिलाकर अधिक ट्रांजिस्टर चाहिए
4. कोई नहीं, क्योंकि दोनों एक-दूसरे के द्वैत हैं और अतः उनके विलंब समरूप हैं
उत्तर देखें
उत्तर: A — NOR, क्योंकि उसका ऊर्ध्वकर्षण तीन pMOS का श्रेणी ढेर है और कोटर धीमे वाहक हैं
उठता हुआ निर्गम ऊर्ध्वकर्षण जाल से चालित होता है। NAND में ऊर्ध्वकर्षण तीन समांतर pMOS है, अतः उदय तीव्र है; NOR में वह तीन श्रेणीबद्ध pMOS है, और श्रेणी में चालू-प्रतिरोध जुड़ते हैं। वह ढेर धीमी युक्तियों का बना है, क्योंकि कोटर गतिशीलता इलेक्ट्रॉन गतिशीलता से लगभग दो से तीन गुना कम है, अतः NOR दोनों में कहीं बुरा है और वही असममिति वास्तविक मानक-कोशिका पुस्तकालयों को NAND-प्रधान बनाती है। NAND का श्रेणी nMOS ढेर उसके उदय के बजाय उसके पतन को नियंत्रित करता है। दोनों गेट ठीक छह ट्रांजिस्टर प्रयोग करते हैं।
एक बारह-बिट रिपल-कैरी योजक ऐसे पूर्ण योजकों से जोड़ा गया है जिनमें कैरी-इन से कैरी-आउट तक विलंब 0.5 ns तथा कैरी-इन से योग तक विलंब 0.4 ns है। संकारक सभी निवेशों पर एक ही क्षण आते हैं। उसके कितने समय पश्चात् अंतिम कैरी-आउट सहित प्रत्येक निर्गम बिट के स्थिर होने की गारंटी है?
1. 5.9 ns
2. 6.0 ns
3. 6.4 ns
4. 10.8 ns
उत्तर देखें
उत्तर: B — 6.0 ns
कैरी को बारी-बारी प्रत्येक चरण पार करना पड़ता है, अतः सम्पूर्ण योजक का कैरी-आउट बारह कैरी-से-कैरी विलंबों के पश्चात् प्रकट होता है, 12 गुणा 0.5 = 6.0 ns। सर्वाधिक सार्थक चरण का योग बिट उससे पहले तैयार है: उसका कैरी-इन ग्यारह चरणों के पश्चात् आता है, 11 गुणा 0.5 = 5.5 ns, और उसका योग 0.4 ns बाद 5.9 ns पर आता है। खंड तभी स्थिर है जब उसका अंतिम निर्गम स्थिर हो, अतः उत्तर बड़ा आँकड़ा 6.0 ns है। 5.9 ns बताना सर्वाधिक सार्थक योग बिट लेता है और भूल जाता है कि कैरी-आउट भी योजक का निर्गम है।
एकल बहुसंकेतक से कोई भी बूलीय फलन साकार करना है, और प्रत्येक आँकड़ा निवेश स्वतंत्र रूप से अचर 0, अचर 1, एक शेष चर अथवा उस चर के पूरक से चालित हो सकता है। पाँच चरों के किसी भी फलन को सँभालने वाला सबसे छोटा बहुसंकेतक कौन-सा है?
1. एक चार-से-एक बहुसंकेतक
2. एक आठ-से-एक बहुसंकेतक
3. एक बत्तीस-से-एक बहुसंकेतक
4. एक सोलह-से-एक बहुसंकेतक
उत्तर देखें
उत्तर: D — एक सोलह-से-एक बहुसंकेतक
चयन रेखाओं को k चरों से चलाने पर शैनन विस्तार फलन को शेष चरों के दो की घात k अवशिष्ट फलनों में बाँट देता है। यदि ठीक एक चर शेष हो, तो उसका अवशिष्ट केवल 0, 1, वही चर अथवा उसका पूरक हो सकता है, और चारों निःशुल्क उपलब्ध हैं, अतः k चयन रेखाओं वाला बहुसंकेतक k + 1 चर ढकता है। अतः पाँच चरों हेतु k = 4 चाहिए, अर्थात् सोलह-से-एक अवयव। बत्तीस-से-एक तक पहुँचना यह मान लेने की सतर्क त्रुटि है कि प्रत्येक मिनटर्म हेतु एक आँकड़ा निवेश चाहिए, जो निःशुल्क अतिरिक्त चर फेंक देता है; आठ-से-एक के पास केवल तीन चयन रेखाएँ हैं और वह चार चर ढकता है।
एक अभियंता कोड परिवर्तकों, पता विकोडकों तथा स्थैतिक CMOS कोशिकाओं से एक आँकड़ा पथ जोड़ रहा है, और जानना चाहता है कि प्रत्येक खंड की लागत गेट विलंबों तथा ट्रांजिस्टरों में कितनी है। निम्नलिखित में से कौन-से दावे टिकते हैं?
1. द्विआधारी-से-ग्रे रूपांतरण शब्द लंबाई चाहे जो हो एक अनन्य-OR गेट विलंब लेता है, जबकि ग्रे-से-द्विआधारी एक श्रृंखला है जिसका विलंब शब्द लंबाई के साथ बढ़ता है
2. एक विकोडक प्रत्येक निवेश संयोजन हेतु एक निर्गम उठाता है, अतः वह प्रत्येक मिनटर्म उत्सर्जित करता है और चयनित निर्गमों पर एक OR गेट उसके निवेशों का कोई भी फलन साकार कर देता है
3. कर्णॉ मानचित्र पर समूह बड़ा करने हेतु प्रयुक्त डोंट-केयर खाना फलन के मिनटर्मों में गिना जाना चाहिए
4. स्थैतिक CMOS में दो-निवेश AND गेट को दो-निवेश NAND गेट जितने ही ट्रांजिस्टर चाहिए
उत्तर देखें
उत्तर: A — द्विआधारी-से-ग्रे रूपांतरण शब्द लंबाई चाहे जो हो एक अनन्य-OR गेट विलंब लेता है, जबकि ग्रे-से-द्विआधारी एक श्रृंखला है जिसका विलंब शब्द लंबाई के साथ बढ़ता है; B — एक विकोडक प्रत्येक निवेश संयोजन हेतु एक निर्गम उठाता है, अतः वह प्रत्येक मिनटर्म उत्सर्जित करता है और चयनित निर्गमों पर एक OR गेट उसके निवेशों का कोई भी फलन साकार कर देता है
प्रत्येक ग्रे बिट एक द्विआधारी बिट का अपने एक स्थान ऊपर वाले पड़ोसी के साथ अनन्य-OR है, और वे सभी गेट एक साथ कार्य करते हैं, अतः रूपांतरण शब्द चाहे जितना चौड़ा हो एक गेट विलंब लेता है; व्युत्क्रम एक चलता हुआ अनन्य-OR है जिसमें प्रत्येक निर्गम अगले को खिलाता है। विकोडक अपने निवेशों का प्रत्येक मिनटर्म अलग रेखाओं पर उत्सर्जित करता है, इसीलिए प्रति फलन एक संग्राहक गेट उन्हीं निवेशों के कई फलन बिना तर्क दोहराए साकार कर देता है। डोंट-केयर अनुमति है, बाध्यता कभी नहीं। और स्थैतिक CMOS में AND गेट एक NAND के बाद एक इन्वर्टर है, चार के विरुद्ध छह ट्रांजिस्टर।